天天一个小技巧：如何超出ADC采样带宽？

本文摘要：亚德诺半导体 然后右上角“ 设为标星”吧~ 图5. THA和ADC前端网络及信号链。 针对大量原始模拟带宽的前端设计 图7显示了通带平坦度证明在RF ADC之前增加一个THA可以实现 10 GHz的带宽从而充实扩展AD9689的模拟带宽。 以单级THA HMC661为例发生的输出由两段组成。在输出波形（正差分时钟电压）的采样模式距离中器件成为一个单元增益放大器在输入带宽和输出放大器带宽的约束下它将输入信号复制到输出级。

亚德诺半导体然后右上角“ 设为标星”吧~

图5. THA和ADC前端网络及信号链。

针对大量原始模拟带宽的前端设计

图7显示了通带平坦度证明在RF ADC之前增加一个THA可以实现 10 GHz的带宽从而充实扩展AD9689的模拟带宽。

以单级THA HMC661为例发生的输出由两段组成。在输出波形（正差分时钟电压）的采样模式距离中器件成为一个单元增益放大器在输入带宽和输出放大器带宽的约束下它将输入信号复制到输出级。

在正时钟到负时钟跃迁时器件以很是窄的采样时间孔径对输入信号采样而且在负时钟距离内将输出保持在一个相对恒定的代表采样时刻信号的值。配合ADC举行前端采样时经常优先使用单级器件（ADI 同时法布里了两级THA 的型号HMC1061）原因是多数高速ADC已经在内部集成一个THA其带宽通常要小得多。因此在ADC之前增加一个THA便组成一个复合双级组件（或一个三级组件如果使用的是双级HMC1061）THA在转换器前面。

接纳同等技术和设计时单级器件的线性度和噪声性能通常优于双级器件原因是单级器件的级数更少。所以单级器件经常是配合高速ADC举行前端采样的最佳选择。

为了获得最佳延迟设置将一个信号施加于THA和ADC组合该信号应在ADC带宽规模之外。本例中我们选择一个约10 GHz的信号并施加-6 dBFS的电平（在FFT显示屏上捕捉）。

延迟设置现在以二 进制步进方式扫描信号的电平和频率保持恒定。在扫描历程中显示并捕捉FFT收集每个延迟设置对应的基波功率和无杂散动态规模 (SFDR) 数值。

信号通过差分模式毗连到THA输入（我们同时是也提供单端射频信号输入的参考设计链路）形成单一前端网络。

为了最大限度地淘汰过孔数量和总长度我们在这里特别小心让过孔不经由这两条模拟输入路径而且资助抵消走线毗连中的任何线脚。

THA 特性及概述

还应注意为了保持THA和ADC之间的电平恒定ADC的满量程输入通过SPI寄存器内部更改为1.0 V p-p。这有助于将THA保持在线性区域内因为其最大输出为1.0 V p-p差分。

在电路板上完成该历程可能冗长乏味因为纸面分析可能不会思量PCB板上时钟走线流传距离造成的相应延迟内部器件组延迟ADC孔径延迟以及将时钟分为两个差别段所涉及到的相关电路（一条时钟走线用于THA另一条时钟走线用于ADC）。设置THA和ADC之间延迟的一种方法是使用可变延迟线。这些器件可以是有源或无源的目的是正确瞄准THA采样历程的时间并将其交给ADC举行采样。这保证了ADC对THA输出波形的稳定保持模式部门举行采样从而准确表现输入信号。

现在看效果！检查图6中的信噪比或SNR可以看出在15 GHz规模上可以实现8位的ENOB（有效位数）。这是相当不错的想想对于相同性能的13 GHz示波器您可能支付了12万美元。

当频率向L、S、C和X波段移动时集成带宽（即噪声）和发抖限制开始变得显著因此我们看到性能泛起滚降。

开发采样保持器和ADC信号链的最难题任务之一是在THA捕捉采样事件的时刻与应将其移到ADC上以对该事件重新采样的时刻之间设置适当的时序延迟。设置两个高效采样系统之间的理想时间差的历程被称为延迟映射。

图4. THA和ADC结构。

同时显示了线性度效果或SFRD。这里到8 GHz为止的线性度凌驾50 dBc到10 GHz为止的线性度凌驾40 dBc。为在如此宽的频率规模上到达最佳线性度此处的设计使用 AD9689模拟输入缓冲电流设置特性举行了优化（通过SPI控制寄存器）。

这种方案带来的利益显而易见：模拟输入带宽从基础上得以扩展高频线性度显著改善而且与单独的RF ADC性能相比THA-ADC组件的高频SNR获得革新。

最终的设计相当简朴只需要注意几点如图5所示。所使用的0.01 F电容是宽带类型有助于在较宽频率规模。

本文关键词：kaiyun,天天,一个,小,技巧,如何,超出,ADC,采样,带宽

本文来源：kaiyun-www.globalrouters.cn